

Capítulo 10

Circuitos Multiplexadores

Multiplexadores são circuitos roteiam ou redirecionam duas ou mais entradas para uma única saída. Eles são extensivamente utilizados em sistemas digitais pois permitem que se selecione uma de muitas possíveis fontes de dados. Eles também são muito utilizados para geração de funções Booleanas e em elementos lógicos em DLPs - Dispositivos Lógicos Programáveis tal como FPGAs.

A figura 10.1 ilustra o funcionamento de um multiplexador típico.




Figura 10.1: Intuição do funcionamento do circuito multiplexador

Nela observa-se que múltiplas fontes de dados (setas a esquerda) adentram o sistema e apenas uma delas é redirecionada para a saída. Naturalmente, faz-se necessário que haja algum tipo de controle que permite a seleção de qual fonte de dados deve ser redirecionada para a saída. Para se entender como construir multiplexadores faz-se necessário entender o que são matrizes de produtos canônicos.

10.1 Matriz de Produtos Canônicos

O conceito de produtos canônicos está diretamente relacionado a forma canônica de soma de produtos vista anteriormente. Um produto canônico nada mais é que um termo de uma função Booleana que gera uma saída "1" apenas se a combinação exata de todas as entradas da função for fornecida e "0" em todos os outros casos.




Figura 10.2: Produtos canônicos para uma função de duas entradas.

O número de produtos canônicos está diretamente relacionado com o número de entradas em consideração obedecendo a equação

$$|\rho| = 2^n \quad (10.1)$$

onde ρ representa o conjunto de produtos canônicos, e n o número de entradas da função.

Exemplo 10.1. considere por exemplo a função $F(A, B, C, D)$ definida pelo protótipo da função como tendo 4 variáveis.

O conjunto de produtos canônicos será $\rho = \{\bar{A}\bar{B}\bar{C}\bar{D}, \bar{A}\bar{B}\bar{C}D, \bar{A}\bar{B}C\bar{D}, \bar{A}\bar{B}CD, \bar{A}B\bar{C}\bar{D}, \bar{A}B\bar{C}D, \bar{A}BC\bar{D}, \bar{A}BCD, A\bar{B}\bar{C}\bar{D}, A\bar{B}\bar{C}D, A\bar{B}C\bar{D}, A\bar{B}CD, AB\bar{C}\bar{D}, AB\bar{C}D, ABC\bar{D}, ABCD\}$ e $|\rho| = 2^4 = 16$.

Em suma, os produtos canônicos de uma função nada mais é que todos os mintermos gerados a partir da tabela verdade. Note que são necessárias apenas portas E e NÃO para a composição dos produtos canônicos.

10.1.1 Matriz de Encadeamento Simples

Caso a função Booleana seja definida por três variáveis é comum utilizar o que ficou convencionado chamar de matriz de encadeamento simples. Este arranjo garante o uso mínimo de portas lógicas resultando em 12 portas E, e 8 portas NÃO. A figura 10.3 apresenta o diagrama de portas lógicas da matriz de encadeamento simples.




Figura 10.3: Diagrama de portas lógicas para a matriz de encadeamento simples.

10.1.2 Matriz de Duplo Encadeamento

Caso a função Booleana seja definida por três variáveis é comum utilizar o que ficou convencionado chamar de matriz de encadeamento simples. Este arranjo garante o uso mínimo de portas lógicas resultando em 24 portas E, e 8 portas NÃO. A figura 10.4 apresenta o diagrama de portas lógicas da matriz de encadeamento duplo.

Matrizes de encadeamento são um dos blocos fundamentais para a construção de multiplexadores e demultiplexadores e serão utilizadas exhaustivamente ao longo das próximas seções.

Com relação ao tempo de atraso das matrizes de encadeamento, observa-se que para duas variáveis o tempo será $2t$, para três $3t$, para quatro será $3t$ novamente, para cinco será $4t$ e assim sucessivamente resultando na equação 10.2 de atraso do sistema.

$$\sigma_{mat}^n = \left(\left\lfloor \frac{n+1}{2} \right\rfloor + 1 \right) t, \quad n \geq 2 \wedge n \in \mathbb{Z} \quad (10.2)$$




Figura 10.4: Diagrama de portas lógicas para a matriz de encadeamento duplo.

10.2 Multiplexadores

Em sua realização mais simples, um multiplexador digital é um circuito que dado um sinal de controle C de um bit controla se a saída S do circuito receberá os dados no canal I_0 ou I_1 . A tabela verdade 10.1 sumariza o funcionamento do circuito multiplexador de duas entradas para uma saída. Note que tanto faz quais sejam os bits de dados nos canais I_0 e I_1 . O sinal de controle será o responsável para mapear qualquer que seja o valor do canal para a saída.

Tabela 10.1: Tabela verdade reduzida para o multiplexador de duas entradas - MUX2x1.

I_1	I_0	C	S
-	-	0	I_1
-	-	1	I_2

Como pode-se observar na figura 10.5 os produtos canônicos não são necessários neste caso. As portas E selecionam qual canal será redirecionado com base no bit de controle. As portas E são agrupadas por meio de uma porta OU produzindo assim a saída do sistema.

Note que o atraso deste sistema será $\sigma_{MUX2x1} = 3t$.




Figura 10.5: Diagrama de portas lógicas para o multiplexador de dois canais.

O projeto de multiplexadores para maior número de canais segue a mesma estratégia. Vale ressaltar que usualmente multiplexadores são construídos para números de canais em potência de dois. O motivo se dá pelo fato de que um bit de seleção permite diferenciar entre dois canais, dois bits diferenciam quatro canais, três bits resultam na seleção de oito canais e assim sucessivamente. A equação 10.3 explicita a relação entre número de canais e número de bits na palavra de controle.

$$|\mathbf{C}| = m = \log_2 n \quad (10.3)$$

onde $\mathbf{C} = [c_{m-1}, \dots, c_0]$ refere-se a palavra de controle, m é o número de bits na palavra de controle e n o número de canais do multiplexador.

Para a construção de um sistema multiplexador de quatro canais aplica-se a equação 10.3 obtendo-se $m = 2$ o que resulta na tabela verdade 10.2 reduzida.

Tabela 10.2: Tabela verdade reduzida para o multiplexador de quatro entradas - MUX4x1.

I_3	I_2	I_1	I_0	C_1	C_0	S
-	-	-	-	0	0	I_0
-	-	-	-	0	1	I_1
-	-	-	-	1	0	I_2
-	-	-	-	1	1	I_3

Utilizando os produtos canônicos pode-se gerar sistematicamente de maneira eficiente todos os sinais de controle. O diagrama de portas lógicas do mux4x1 é apresentado na figura 10.6. Note que a parte destacada em azul refere-se aos produtos canônicos. A parte destacada em laranja seleciona o canal in-

dicado pelo sinal de controle e finalmente a parte roxa combina todas as possibilidades de roteamento em uma única saída.




Figura 10.6: Diagrama de portas lógicas para o multiplexador de quatro canais.

O atraso deste sistema será $\sigma_{MUX_{4 \times 1}} = 5t$, dos quais $2t$ referem-se ao atraso dos produtos canônicos, $1t$ para a seleção do canal e $2t$ para o encaadeamento da combinação para produzir a saída única.

O mux é um sistema tão comumente utilizado que merece um diagrama especial. A figura 10.7 ilustra as duas representações mais comuns.




Figura 10.7: Diagramas especiais utilizados para representar o circuito multiplexador.

Para a construção de um sistema multiplexador de oito entradas a equação 10.3

informa que o número de sinais de controle m será 3 implicando que a matriz de encadeamento simples será necessária e suficiente para selecionar um entre os oito canais do sistema. O diagrama de portas lógicas resultante é apresentado na figura 10.8.




Figura 10.8: Diagrama de portas lógicas para o multiplexador de oito canais.

O atraso deste sistema será $\sigma_{MUX8 \times 1} = 7t$, dos quais $3t$ referem-se ao atraso dos produtos canônicos, $1t$ para a seleção do canal e $3t$ para o encadeamento da combinação para produzir a saída única.

10.2.1 Multiplexadores Usando Buffers 3-State

A construção de circuitos multiplexadores utilizando apenas portas lógicas apresenta um problema considerável ou seja a necessidade de se combinar todas as saídas dos produtos canônicos em uma única saída do sistema. Como foi visto, tal é alcançado por meio de encadeamento de portas OU. A combinação das saídas depende do número n de canais de entrada obedecendo a relação $\lfloor (n-1)/2 \rfloor + 1 t$. Outro fator a ser considerado é o acoplamento das entradas a saída. O esquema visto até então não desacopla as entradas não

roteadas do sistema, simplesmente usa lógica Booleana para que a entrada selecionada seja espelhada para a saída.

Com a utilização de buffers tri-state é possível criar tal desacoplamento minimizando o consumo de energia do sistema como um todo e permitindo que as saídas das portas E de seleção sejam todas ligadas em uma mesma linha de dados.

A estratégia de construção discutida pode ser observada nas figuras 10.9 e 10.10. A parte do sistema referente aos produtos canônicos ou matriz de produtos canônicos se mantém inalterada. O mesmo é válido para as portas E de seleção de canais. A parte do sistema referente a combinação das saídas das portas E é substituída por um array simples de portas tri-state onde a ativação do canal é definida pelos produtos canônicos garantindo assim que apenas um buffer esteja selecionado por vez.




Figura 10.9: Diagrama de portas lógicas para o multiplexador de quatro canais utilizando buffers tri-state para combinação dos canais.

Vale notar que o tempo de atraso de um buffer tri-state é consideravelmente menor se comparado ao tempo de propagação de uma porta lógica. Mesmo considerando os tempos iguais, o tempo de propagação σ_{3state}^n total do mux tri-state será menor se comparado ao do mux construído utilizando apenas portas lógicas. A equação 10.4 estima o tempo de atraso do mux tri-state de n entradas. Note que a equação estipula apenas $1t$ em adição ao tempo requerido para geração dos produtos canônicos.




Figura 10.10: Diagrama de portas lógicas para o multiplexador de oito canais utilizando buffers tri-state para combinação dos canais.

$$\sigma_{3state}^n = \sigma_{mat}^n + 1 = \left(\left\lfloor \frac{n+1}{2} \right\rfloor + 2 \right) t, \quad n \geq 2 \wedge n \in \mathbb{Z} \quad (10.4)$$

10.2.2 Composição de Multiplexadores

Há disponível no mercado diversos circuitos integrados que implementam o sistema multiplexador. Em geral eles são ofertados em tamanhos específicos como mux4x1, mux8x1 e mux16x1. Caso seja necessário um multiplexador de que comute um número superior de canais é possível construir utilizando apenas os sistemas disponíveis circuitos multiplexadores que acomodem as necessidades de mais canais.

Exemplo 10.2. Considere por exemplo que haja disponível número suficiente de multiplexadores de quatro canais. Deseja-se construir um multiplexador de oito canais sem no entanto lógica adicional, ou seja, utilizando apenas multiplexadores.

A tabela verdade reduzida 10.3 sumariza o funcionamento do mux desejado. Note que a tabela pode ser dividida em duas partes de quatro canais nos quais o controle difere apenas em C_2 .

Tabela 10.3: Tabela verdade reduzida para o multiplexador de oito entradas - MUX8x1.

I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	C'_2	C'_1	C'_0	S
-	-	-	-	-	-	-	-	0	0	0	I_0
-	-	-	-	-	-	-	-	0	0	1	I_1
-	-	-	-	-	-	-	-	0	1	0	I_2
-	-	-	-	-	-	-	-	0	1	1	I_3
-	-	-	-	-	-	-	-	1	0	0	I_4
-	-	-	-	-	-	-	-	1	0	1	I_5
-	-	-	-	-	-	-	-	1	1	0	I_6
-	-	-	-	-	-	-	-	1	1	1	I_7

Dispondo de 2 muxes de 4 entradas é possível acomodar todas as oito entradas pretendidas. Para selecionar entre cada uma das entradas pode-se ligar os sinais de controle C'_1 e C'_0 aos sinais de controle C_1 e C_0 respectivamente. O efeito é que dois canais um de cada mux serão selecionados ao mesmo tempo. Para controlar qual dos dois canais pré-selecionados será roteado para a saída utiliza-se um terceiro mux conectando a saída do primeiro mux a I_0 e a saída do segundo mux a I_3 . Por fim para diferenciar entre os canais I_0 e I_3 basta ligar o sinal de controle C'_2 a ambos C_1 e C_0 do terceiro mux.




Figura 10.11: Composição de um mux 8x1 usando 3 muxes 4x1.

A mesma ideia pode ser estendida para composição de muxes arbitrariamente grandes. Com relação ao tempo de atraso vale ressaltar que neste

tipo de composição será superior, porém não muito, a de um mux construído utilizando as técnicas de matriz de produtos canônicos e buffers tri-state.

10.2.3 Multiplexadores para Canais de Múltiplos Bits

É muito comum que os canais de dados não sejam compostos por apenas 1 bit como vistos até aqui. De fato, a maioria dos usos de multiplexadores requer que palavras de 8, 16, 32 ou mais bits sejam roteados simultaneamente.




Figura 10.12: Multiplexador 4x1 de 8 bits construído usando muxes 4x1 de 1 bit.

Para se construir um multiplexador de múltiplos bits basta que se utilize um multiplexador de número de canais apropriado para cada um dos bits da palavra. Por exemplo, para se construir um mux4x1 de 8 bits serão necessários 8 mux4x1 de 1 bit.

Naturalmente o número de portas lógicas cresce linearmente com o número de bits dos canais. No entanto o tempo de atraso se mantém inalterado pois a multiplexação de todos os bits ocorre em paralelo.

10.3 Demultiplexadores

Demultiplexadores podem ser vistos como o inverso de multiplexadores, ou seja, são sistemas que permitem que um canal de entrada seja roteado para duas ou mais saídas. A intuição por trás do funcionamento de demultiplexadores pode ser visualizada na figura 10.13.




Figura 10.13: Intuição do funcionamento do circuito demultiplexador.

Para se construir o circuito demultiplexador utilizam-se novamente os produtos canônicos ou matrizes de encadeamento dependendo do número de saídas. A tabela verdade resumida 10.4 sumariza o comportamento do sistema.

Tabela 10.4: Tabela da verdade resumida para o demultiplexador de uma entrada para quatro saídas.

I	C_1	C_0	S_0	S_1	S_2	S_3
-	0	0	I	-	-	-
-	0	1	-	I	-	-
-	1	0	-	-	I	-
-	1	1	-	-	-	I

Note que a construção utilizando apenas portas lógicas é mais simples se comparada ao multiplexador. Isso ocorre porque a mesma entrada é roteada para todas as saídas sem necessidade de combiná-las, excluindo-se assim a necessidade das portas OU.




Figura 10.14: Diagrama de portas lógicas do circuito demultiplexador de uma entrada para quatro saídas.

Os demultiplexadores são sistemas muito utilizados e como tal remitam um diagrama especial. Não é de surpreender que o diagrama comumente utilizado nada mais é que um "espelho" do multiplexador. A figura 10.15 apresenta os diagramas usualmente empregados.




Figura 10.15: Diagramas especiais utilizados para representar o circuito demultiplexador.

10.3.1 Composição de Demultiplexadores

A composição de demultiplexadores arbitrariamente extensos com relação ao número de saídas segue a mesma estratégia utilizada para a composição de multiplexadores.

A entrada é roteada para k saídas intermediárias e cada uma delas deve ser roteada para outras l saídas finais como pode ser visto na figura 10.16.




Figura 10.16: Composição de um demux 1x8 usando 3 demuxes 1x4.

O processo de composição de demultiplexadores pode se estender para a construção de demuxes arbitrariamente grandes. Caso o número de saídas desejadas não seja uma potência no número de saídas do demux básico usado na construção, haverá saídas do primeiro demux que não serão utilizadas. No exemplo apresentado observe que $8 = 4^x \equiv \log_4 8 = x, x \notin \mathbb{Z}$ onde 4 refere-se o número de saídas do demux base, 8 o número de saídas desejadas e x a variável de proporcionalidade. Como não é um número inteiro que produza tal igualdade, sabe-se que haverá saídas não utilizadas no primeiro demux.

10.4 Aplicações de Muxes e Demuxes

Multiplexadores e Demultiplexadores são empregados em diversas situações dentre as quais pode-se citar roteamento de dados, conversão de palavras de serial para paralelo e vice-versa e geração de funções lógicas.

10.4.1 Roteamento de Dados

Um dos usos mais importantes de circuitos multiplexadores refere-se ao controle do fluxo de dados em sistemas digitais. Considere por exemplo o caso de que múltiplos subsistemas produzem fluxos de dados que devem em última instância serem direcionados para um único canal de dados, de acordo com condições pré-estabelecidas. Este é exatamente o caso em um tipo de sistema digital importante conhecido como UA - Unidade Aritmética (figura 10.17).




Figura 10.17: UA - Unidade Aritmética - Utilização de um mux4x1 para o roteamento de resultados de operações aritméticas.

A UA¹ encontra-se no núcleo de qualquer microprocessador ou microcontrolador. Tais sistemas digitais são sequenciais, ou seja, executam uma operação por unidade de tempo, ou seja, em se especificando que uma operação aritmética deve tomar vez, apenas uma será de interesse em cada momento do tempo.

No decorrer deste texto serão apresentadas ainda diversos casos da aplicação do multiplexador como forma de controlar o fluxo de informação. Talvez uma forma útil de se pensar acerca de multiplexadores seja o fato de que eles implementam a semântica do "SE" ou "CASO" comumente utilizado em linguagens de programação, no entanto em nível de hardware.

¹Em verdade, o subsistema utilizado em microprocessadores e microcontroladores é chamado de ULA - Unidade Lógica e Aritmética. Utilizou-se uma versão reduzida de tal sistema puramente para fins de exemplificação.

10.4.2 Conversão Paralelo-Serial

Outra utilização muito comum de multiplexadores refere-se a conversão de uma palavra em uma sequência de bits. Para se entender a necessidade de tais tipos de sistemas faz-se necessário explicar o que são dados paralelos e seriais.

A relevância dos conceitos de paralelo e serial surge no contexto de comunicação de dados que lida essencialmente com a transmissão de dados de um ponto a outro seja num mesmo circuito ou entre sistemas digitais distintos como por exemplo um computador e uma impressora, conectados via algum canal de comunicação.

Duas possibilidades se apresentam para proceder com tal transferência de dados: a) transmite-se todos os bits da palavra ao mesmo tempo (paralelo); ou b) transmite-se um bit por vez (serial). Do ponto de vista das conexões necessárias um sistema de transmissão paralelo requisitará uma conexão ou fio para cada bit. No caso serial, apenas uma conexão será necessária. Para transmissão de dados entre curtas distâncias o custo adicional imposto por múltiplas conexões é irrisório. No entanto, quando a distância aumenta o custo pode se tornar proibitivo.

Há ainda outras questões associadas a comunicação de dados que são relevantes para a seleção entre o esquema serial ou paralelo como por exemplo a indutância de fios que seguem paralelamente, o que limita o comprimento máximo aceitável. No entanto tais discussões fogem do escopo desta discussão.




Figura 10.18: Um conversor paralelo-serial simples para palavras de oito bits que utiliza um contador 0-7.

Fato é que em diversos casos dados paralelos devem ser serializados. Tal efeito pode ser alcançado com a utilização de multiplexadores. Um circuito

simples que executa esta tarefa é apresentado na figura 10.18. Deve se conectar cada um dos bits da palavra a um dos canais do multiplexador. A seguir define-se uma unidade de tempo, também conhecido como período T_s dado em segundos para que um canal fique selecionado. O símbolo $\square$ representa o sinal quadrado com período T_s . Este sinal por sua vez ativa um circuito contador que produz na saída os padrões incrementais $[000,111]$ chaveando assim sistematicamente por todos os canais. O circuito contator utilizado será visto em detalhes mas a diante.

10.4.3 Geração de funções Lógicas

Por fim multiplexadores também podem ser utilizados para gerar qualquer função Booleana de maneira simples.

Exemplo 10.3. Considere a função Booleana sob a forma de soma de produtos $\sum_F = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}B\bar{C}\bar{D} + \bar{A}BC\bar{D} + \bar{A}BCD + ABCD$. O processo visto para a construção do diagrama de portas lógicas




Figura 10.19: Implementação da função $\sum_F = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}B\bar{C}\bar{D} + \bar{A}BC\bar{D} + \bar{A}BCD + ABCD$ utilizando um mux16x1.

Exercícios

1. Explique para que servem multiplexadores e demultiplexadores.
2. Quantos bits de seleção são necessários para multiplexar o seguinte número de canais:
 - (a) 2
 - (b) 3
 - (c) 5
 - (d) 9
 - (e) 16
 - (f) 33
 - (g) 61
 - (h) 65
 - (i) 128
 - (j) 1025
3. Projete um multiplexador 4x1 utilizando portas lógicas. Monte a tabela de seleção de canais.
4. Represente esquematicamente (via bloco lógico) o mux 4x1 construído no exercício anterior.
5. Construa um mux 8x1 utilizando apenas blocos lógicos mux 4x1. (são necessários 3 mux 4x1)
6. Construa um mux 8x1 utilizando 2 blocos lógicos mux 4x1 e seleção entre multiplexadores via lógica combinacional. (portas lógicas)
7. Projete um multiplexador 8x1 utilizando portas lógicas. Monte a tabela de seleção de canais.
8. Projete um circuito multiplexador 4x2 onde uma das saídas fornece o valor do canal de entrada e a outra o valor do canal de entrada invertido.
9. Procure na internet o datasheet do mux (LS74157) e leia-o atentamente. Quantos mux 4x1 estão contidos neste CI?
10. Projete um mux 4x1 que roteie a entrada para a saída apenas se o sinal de controle SELECT estiver habilitado.

11. Projete um demux 1x4 utilizando portas lógicas. Monte a tabela de seleção de canais.
12. Represente esquematicamente (via bloco lógico) o demux 1x4 construído no exercício anterior.
13. Construa um demux 1x8 utilizando apenas blocos lógicos demux 1x4. (são necessários 3 demux 1x4)
14. Construa um demux 1x8 utilizando 2 blocos lógicos demux 1x4 e seleção entre multiplexadores via lógica combinacional. (portas lógicas)
15. Projete um demultiplexador 1x8 utilizando portas lógicas. Monte a tabela de seleção de canais.
16. Projete um mux 1x4 que roteie a entrada para a saída apenas se o sinal de controle SELECT estiver habilitado.
17. O circuito da figura 10.20 demonstra como podemos executar a transmissão serial de uma palavra de 4 bits. Para que o mesmo funcione, faz-se necessário que os sinais de seleção (2 bit localizados abaixo do mux e demux) sejam os mesmos. Também são necessários 4 “passos”, um para a transmissão de cada um dos 4 bits.




Figura 10.20:

Construa um circuito de comunicação serial tal como o exemplificado acima para palavras de 8 bits. Utilize mux e demux 1x4 e 4x1 apenas.

18. Construa um circuito que gere as funções lógicas a seguir utilizando apenas um multiplexador de tamanho apropriado:
 - (a) $F(A, B, C, D) = \bar{A}BC\bar{D} + (A \oplus B \oplus D)$
 - (b) $F(A, B) = (\bar{A} + B).(A\bar{B})$
 - (c) $F(A, B, C, D) = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}BC\bar{D} + \bar{A}B\bar{C}D$
 - (d) $F(A, C, B, D) = A \oplus BA \oplus CA \oplus d$

(e) $F(A, C, B, D) = AB + AC + AD + BC + BD + CD$

(f) $F(A, C, B, D) = ABC + ABD + BCD$

19. Construa um multiplexador de 8 entradas para 1 saída (8x1) onde cada canal a ser selecionado possui 2 bits;
20. Construa um multiplexador de 8 entradas para 1 saída (8x1) onde cada canal a ser selecionado possui 4 bits;
20. Construa um demultiplexador de 1 entradas para 8 saídas (1x8) onde o canal de entrada possui 2 bits;
21. Construa um demultiplexador de 1 entradas para 8 saída (1x8) onde o canal de entrada possui 4 bits;
22. qual será o tempo de propagação dos muxes e demuxes especificados abaixo considerando que eles são construídos a partir das técnicas especificadas:
 - (a) mux4x1, mux8x1, mux16x1, mux32x1 e mux64x1 usando apenas portas lógicas;
 - (b) mux4x1, mux8x1, mux16x1, mux32x1 e mux64x1 usando buffers tri-state;
 - (c) mux4x1, mux8x1, mux16x1, mux32x1 e mux64x1 usando apenas muxes2x1;
 - (d) mux8x1, mux16x1, mux32x1 e mux64x1 usando apenas muxes4x1;
 - (e) mux16x1, mux32x1 e mux64x1 usando apenas muxes8x1;
23. Quanto maior será o tempo de propagação de um mux8x1 construído utilizando três muxes 4x1 em relação ao tempo do construído utilizando a matriz de duplo encadeamento?